奇捷科技将在12月举行的 ICCAD 展会中针对 Design-For-Test (DFT) 在 ECO 任务中的处理方法详细说明 EasyECO 的对应方案。

随着ASIC芯片设计的复杂度不断提高，项目进度越来越紧迫，在设计周期中后期出现RTL需要变更的情况越来越频繁。此等功能性CEO往往为设计团队带来极大的挑战，困难之一是对所需的 DFT 扫描链变动的掌握性极低。扫描链变动往往无法用手工完成，甚至一般工具也难达到结果完整，设计团队往往被迫牺牲测试覆盖率。

奇捷科技专利的技术研发成果为DFT 完整性提供了捷径。EasyECO 充分支持DFT的需求，扫描链、MBIST等测试电路的特别约束在ECO过程中不会被影响，并随着新ECO网表的需要在扫描链中自动生成新的寄存器，并且自动进行更新及缝合，大幅提升ECO任务的成功率。

ICCAD 2022 将于12月26-27两天在厦门国际会展中 心举行。奇捷科技将由技术支持团队在展位号443B为参观来宾说明各种相关的功能性ECO解决方案。